一文詳解SR觸發(fā)器

一、觸發(fā)器基本概念

在電路中，觸發(fā)器（Flip-flop）是一種組合邏輯電路，可以存儲1個二進制位的信息。觸發(fā)器有兩個穩(wěn)定的狀態(tài)：SET（置位）和RESET（復(fù)位）。當輸入信號滿足某些條件時，觸發(fā)器可以從一個狀態(tài)轉(zhuǎn)換到另一個狀態(tài)。

觸發(fā)器通常用于存儲電路中的狀態(tài)或者時序信息，例如在計數(shù)器、時鐘、存儲器等電路中使用。常見的觸發(fā)器有SR觸發(fā)器、D觸發(fā)器、JK觸發(fā)器和T觸發(fā)器等。不同類型的觸發(fā)器有不同的輸入端口和輸出端口，以及不同的狀態(tài)轉(zhuǎn)換規(guī)則。

二、SR觸發(fā)器

符號：

組合邏輯電路

1. 基本概念

SR觸發(fā)器是一種經(jīng)典的數(shù)字電路元件，它的作用是將輸入的信號轉(zhuǎn)化為一個穩(wěn)定的輸出。

SR觸發(fā)器是由兩個互補的鎖存器組成的，其中一個鎖存器的輸出連接到另一個鎖存器的輸入，反之亦然。

2. SR觸發(fā)器作用

SR觸發(fā)器的名稱源于其兩個輸入端的名稱：S表示“設(shè)置”（Set），R表示“復(fù)位”（Reset）。

當S和R均為低電平時，SR觸發(fā)器處于穩(wěn)定狀態(tài)，并且輸出不會改變。

當S或R的任一輸入為高電平時，SR觸發(fā)器會響應(yīng)并產(chǎn)生一個輸出。在SR觸發(fā)器中，輸入信號可以從一個鎖存器傳輸?shù)搅硪粋€鎖存器，實現(xiàn)了數(shù)據(jù)的存儲和傳輸功能。

SR觸發(fā)器常用于數(shù)字電路中的時序邏輯電路、計數(shù)器、頻率分頻器等電路中。在時序邏輯電路中，SR觸發(fā)器可以被用來存儲上一個時鐘周期的狀態(tài)，從而實現(xiàn)狀態(tài)機的設(shè)計。

3. SR觸發(fā)器的構(gòu)成

SR觸發(fā)器通常由兩個交叉連接的 NOR 門或兩個交叉連接的 NAND 門組成。其中一個門的輸出被連接到另一個門的輸入，同時該門的輸入通過另一個門的輸出進行反饋。

邏輯功能最全的觸發(fā)器_rs觸發(fā)器的邏輯功能表_rs觸發(fā)器邏輯式

兩個與門構(gòu)成的SR觸發(fā)器示例：

組合邏輯電路

其中S稱為設(shè)置位， R稱為復(fù)位輸入。

（1）S=1，R=0

這時設(shè)置位為1，輸出 Q=1， Q’=0。

組合邏輯電路

（2）S=0，R=1

這時重置位為1，Q輸出被清零。

組合邏輯電路

SET稱為設(shè)置位，這時輸出 Q=1, Q’=0。

（3）R=0，S=0

這個狀態(tài)是保持狀態(tài)，即在前一個狀態(tài)時輸出的值將保持不變。

（4）R=1，S=1

這時條件會導致輸出不穩(wěn)定或不可預(yù)測，是禁止條件。

4. 真值表

組合邏輯電路

三、時鐘SR觸發(fā)器

1. 概念

rs觸發(fā)器的邏輯功能表_邏輯功能最全的觸發(fā)器_rs觸發(fā)器邏輯式

上面的簡單SR觸發(fā)器對控制信號的電平很敏感，一般會引入門控或時鐘SR觸發(fā)器。通常所指的SR觸發(fā)器，指的一般是時鐘SR觸發(fā)器。

時鐘SR觸發(fā)器（Clock SR Flip-Flop）作為數(shù)字電路中常見的觸發(fā)器之一，也被稱為鎖存器。它由兩個交叉連接的NOR門或者兩個交叉連接的NAND門構(gòu)成。該觸發(fā)器的輸入包括一個時鐘信號（CLK）、一個復(fù)位信號（R）和一個置位信號（S）。時鐘信號 CLK 用于確定何時在輸入信號改變后觸發(fā)輸出變化。

當CLK為高電平時，輸入信號 S 和 R 的改變不會影響輸出狀態(tài)；

當CLK為下降沿時，此時的輸入信號將會被鎖定在輸出中。

時鐘SR觸發(fā)器在數(shù)字電路中的應(yīng)用非常廣泛，可以用于實現(xiàn)存儲器單元、狀態(tài)機、計數(shù)器等電路。

2. NAND SR觸發(fā)器原理圖

時鐘SR觸發(fā)器一般也有基于NAND和NOR兩種。下面是構(gòu)成NAND時鐘SR觸發(fā)器的電路示意圖：

組合邏輯電路